• 單片機中一個程序的運行過程詳解

    單片機中一個程序的運行過程分為取指令,分析指令和執行指令幾個步驟。 取指令的任務是:根據程序計數器PC中的值從程序存儲器讀出現行指令,送到指令寄存器。 分析指令階段的任務是:將指令寄存器中的指令操作碼取出後進行譯碼,分析其指令性質。如指令要求操作數,則尋找操作數地址。計算機執行程序的過程實際上就是逐條指令地重複上述操作過程,直至遇到停機指令可循環等待指令。一般計算機進行工作時,首先要通過外部設備把程序和數據通過輸入接口電路和數據總線送入到存儲器,然後逐條取出執行。但單片機中的程序一般事先我們都已通過寫入器固化在片內或片外程序存儲器中。因而一開機即可執行指令。 下面我們將舉個實例來説明指令的執行過程: 開機時,程序計算器PC變為0000H。然後單片機在時序電路作用下自動進入執行程序過程。執行過程實際上就是取出指令(取出存儲器中事先存放的指令階段)和執行指令(分析和執行指令)的循環過程。 例如執行指令:MOV A,#0E0H,其機器碼為“74H E0H”,該指令的功能是把操作數E0H送入累加器,0000H單元中已存放74H,0001H單元中已存放E0H。當單片機開始運行時,首先是進入取指階段,其次序是: 1 程序計數器的內容(這時是0000H)送到地址寄存器; 2 程序計數器的內容自動加1(變為0001H); 3 地址寄存器的內容(0000H)通過內部地址總線送到存儲器,以存儲器中地址譯碼電跟,使地址為0000H的單元被選中; 4 CPU使讀控制線有效; 5 在讀命令控制下被選中存儲器單元的內容(此時應為74H)送到內部數據總線上,因為是取指階段,所以該內容通過數據總線被送到指令寄存器。 至此,取指階段完成,進入譯碼分析和執行指令階段。 由於本次進入指令寄存器中的內容是74H(操作碼),以譯碼器譯碼後單片機就會知道該指令是要將一個數送到A累加器,而該數是在這個代碼的下一個存儲單元。所以,執行該指令還必須把數據(E0H)從存儲器中取出送到CPU,即還要在存儲器中取第二個字節。其過程與取指階段很相似,只是此時PC已為0001H。指令譯碼器結合時序部件,產生74H操作碼的微操作系列,使數字E0H從0001H單元取出。因為指令是要求把取得的數送到A累加器,所以取出的數字經內部數據總線進入A累加器,而不是進入指令寄存器。至此,一條指令的執行完畢。單片機中PC=0002H,PC在CPU每次向存儲器取指或取數時自動加1,單片機又進入下一取指階段。這一過程一直重複下去,直至收到暫停指令或循環等待指令暫停。CPU就是這樣一條一條地執行指令,完成所有規定的功能。 ROM是隻讀存儲器,用於存儲程序代碼;RAM是數據存儲器,用於存放單片機運行時的數據,也就是説RAM中的數據掉電(復位)後就會消失,而ROM中的數據不會。 中斷最主要的作用是保護現場,計時器用於精確定時和長定時,如果你看不懂,在問我! 中斷是通過硬件來改變CPU的運行方向的。計算機在執行程序的過程中,當出現CPU以外的某種情況時,由服務對象向CPU發出中斷請求信號,要求CPU暫時中斷當前程序的執行而轉去執行相應的處理程序,待處理程序執行完畢後,再繼續執行原來被中斷的程序。這種程序在執行過程中由於外界的原因而被中間打斷的情況稱為“中斷”。 “中斷”之後所執行的相應的處理程序通常稱之為中斷服務程序或中斷處理子程序。 原來正常運行的程序稱為主程序。 主程序被斷開的位置(或地址)稱為“斷點”。 引起中斷的原因,或能發出中斷申請的來源,稱為“中斷源”。 中斷源要求服務的請求稱為“中斷請求”(或中斷申請)。 當硬件電路將中斷信號送給cpu時,給主程序設置一個斷點,然後去響應中斷請求,當完成中斷的內容後,在返回斷點處繼續執行主程序。

    時間:2018-06-06 關鍵詞: 單片機 單片機程序

  • 你知道單片機的啓動過程嗎?看這裏

    啓動代碼通常都燒寫在flash中,它是系統一上電就執行的一段程序,它運行在任何用户c代碼之前。上電後,arm處理器處於arm態,運行於管理模式,同時系統所有中斷被禁止,pc到地址0處取指令執行。一個可執行映像文件必須有個入口點,而能放在rom起始處的映像文件的入口地址也必須設置為0.在彙編語言中,我們已經説過怎樣定義一個程序的入口點,當工程中有多個入口點時,需要在連接器中使用-entry指出程序的入口點。如果用户創建的程序中,包含了main函數,則與c庫初始化代碼對應的也會有個入口點。 總的來説,啓動代碼主要完成兩方面的工作,一是初始化執行環境,例如中斷向量表、堆棧、i/o等;二是初始化c庫和用户應用程序。在第一階段,啓動代碼的人物可以描述為: (1)建立中斷向量表; (2)初始化存儲器; (3)初始化堆棧寄存器; (4)初始化i/o以及其他必要的設備; (5)根據需要改變處理器的狀態。 -->建立中斷向量表 初始化代碼必須建立好中斷向量表,以備應用程序後續使用。如果系統的地址0處是rom,則中斷向量表直接是一些跳轉指令就可以了,他們轉到相應的中斷處理函數執行。如果系統的0地址處不是rom,則中斷向量表是通過動態的方式創建的,這主要是通過存儲器映射的方式來實現:即上電後,rom中的地址被映射到地址0,它首先開始執行以便完成環境的初始化,最重要的它會將中斷向量表拷貝到ram中,然後通過地址映射將ram地址映射為0,這樣ram中的中斷向量就可以使用了。 -->初始化存儲系統 對於有mmu的處理器,需要正確初始化mmu,沒有的只需正確初始化存儲控制器,為每個bank配置正確的參數就可以了。 -->初始化堆棧指針 初始化代碼必須初始化處理器各個模式下的堆棧指針,所有系統或用户程序會涉及的處理器模式對應的堆棧指針都應該初始化。通常未定義指令和預取指終止異常對應模式的堆棧指針不需要配置,除非用户需要使用它們作為調試使用。 -->初始化堆棧指針 初始化代碼必須初始化處理器各種模式下的堆棧指針,所有系統或用户程序會涉及的處理器模式對應的堆棧指針都應該被初始化。通常未定義指令和預取指終止異常對應模式的堆棧指針不需要配置,除非用户需要使用它們作為調試使用。 -->初始化i/o以及其他必要設備 關鍵的輸入輸出模塊必須在中斷打開之前被配置,例如看門狗,否則它們會在系統啓動後產生復位信號。 -->改變處理器狀態和模式 啓動代碼運行時,處理器狀態認為管理模式,如果用户程序需要運行在用户模式,可以切換轉入用户模式;所有處理器上電後是處於arm狀態的,如果需要改變處理器狀態,也可以在啓動代碼裏切換到thumb態。 在執行環境建立起來後,接下來就是應用程序的初始化,簡單點就是講用户程序加載到他們相應的運行地址,初始化數據區等,這個階段完成後,才能進入用户最終的c代碼區域。用户應用程序的初始化過程包括:將rw段的數據拷貝到他們的運行地址處,同時在rw段後面初始化相應大小的zi段數據,把他們初始化為0,使用了庫函數的程序(工程中有main函數)是在庫函數_main中自動完成這些工作的。應該還沒玩,但小編找不到下文了sorry...

    時間:2018-06-06 關鍵詞: 單片機啓動 單片機

  • 光敏電阻的基礎知識介紹

     一、光敏電阻 光敏電阻是用硫化隔或硒化隔等半導體材料製成的特殊電阻器,表面還塗有防潮樹脂,具有光電導效應。 二、特性 光敏電阻對光線十分敏感。光照愈強,阻值就愈低。隨着光照強度的升高,電阻值迅速降低,可降低至1KΩ以下。 三、工作原理 光敏電阻的工作原理是基於內光電效應,即在半導體光敏材料兩端裝上電極引線,將其封裝在帶有透明窗的管殼裏就構成光敏電阻。為了增加靈敏度,兩電極常做成梳狀。 四、光敏模塊原理圖 五、用途 1. 光敏電阻模塊對環境光強最敏感,一般用來檢測周圍環境的亮度和光強。 2. 模塊在無光條件或者光強達不到設定閾值時,DO 口輸出高電平,當外界環境 光強超過設定閾值時,模塊D0 輸出低電平。 3. 小板數字量輸出D0 可以與單片機直接相連,通過單片機來檢測高低電平,由 此來檢測環境的光強改變。 4. 小板模擬量輸出AO 可以和AD 模塊相連,通過AD 轉換,可以獲得環境光強更 精準的數值。

    時間:2018-05-28 關鍵詞: 半導體 光敏電阻

  • 本徵半導體和PN結概念複習

     半導體 材料取自於元素週期表中金屬與非金屬的交界處。常温下半導體導電性能介於導體與絕緣體之間。 本徵半導體 純淨的具有晶體結構的半導體稱為本徵半導體。(由於不含雜質且為晶體結構,所以導電性比普通半導體差) 常温下,少數價電子由於熱運動獲得足夠的能量掙脱共價鍵的束縛成為自由電子。此時,共價鍵留下一個空位置,即空穴。原子因失去電子而帶正電,或者説空穴帶正電。在本徵半導體外加一個電場,自由電子將定向移動產生電流;同時,價電子會按一定方向去依次填補空穴,相當於空穴也在定向移動,而且是跟電子反向的運動。本徵半導體的電流是這兩個電流之和。運載電荷的粒子稱之為載流子。 當有一個自由電子的產生,必然會有一個空穴產生,所以自由電子與空穴對是同生同滅。當自由電子在運動中填補了一個空穴,此時兩者同時消失,這種現象稱之為複合。在一定温度下,兩種載流子濃度相同,達到一種動態平衡。當温度升高,熱運動會加劇,會有更多的電子掙脱束縛,會導致載流子濃度上升,從而打破這個平衡,温度一定後會再次建立平衡。 雜質半導體 通過擴散工藝,在本徵半導體摻入某些元素。 一 .N型半導體 在本徵半導體加入+5價元素磷,由於加入了最外層為5個電子的元素,在形成共價鍵後會多出一個電子,這個電子就成了自由電子。因為這個半導體自由電子的個數多於空穴個數,而電子帶負電,所以稱之為N(negative,負)型半導體。 二 .P型半導體 在本徵半導體加入+3價元素硼,由於加入了最外層為3個電子的元素,在形成共價鍵後會多出一個空位,硅原子的最外層電子會去填補這個空位,從而會多出一個空穴。空穴帶正電,所以稱之為P(positive,正)型半導體。 在N型半導體中,自由電子為多數載流子,空穴為少數載流子;在P型半導體中,空穴為多數載流子,自由電子為少數載流子。 PN結的形成 採用某種工藝,可以將P型半導體和N型半導體制作在同一塊硅片上。 由於濃度差,會產生擴散運動。同時,在P區N區交界處,多數載流子濃度降低,P區出現正離子區,N區出現負離子區,內部會產生一個內電場。該電場會產生一個運動去阻止擴散運動,這個運動稱為漂移運動。參與擴散運動和漂移運動的載流子數目相同,達到動態平衡就形成了PN結。 PN結的單向導電性 PN結的電容效應 PN結存在着等效電容(勢壘電容和擴散電容,兩者之和稱為結電容,具體省略),由於容抗跟頻率成反比,當加在PN結上的交流電頻率較高時,交流電就可以通過PN結的電容形成通路,PN結會失去單向導電的特性。

    時間:2018-05-28 關鍵詞: 半導體 pn結

  • 你應該知道的半導體芯片知識科普

     尺寸縮小有其物理限制 不過,製程並不能無限制的縮小,當我們將晶體管縮小到 20 奈米左右時,就會遇到量子物理中的問題,讓晶體管有漏電的現象,抵銷縮小 L 時獲得的效益。作為改善方式,就是導入 FinFET(Tri-Gate)這個概念,如右上圖。在 Intel 以前所做的解釋中,可以知道藉由導入這個技術,能減少因物理現象所導致的漏電現象。 更重要的是,藉由這個方法可以增加 Gate 端和下層的接觸面積。在傳統的做法中(左上圖),接觸面只有一個平面,但是採用 FinFET(Tri-Gate)這個技術後,接觸面將變成立體,可以輕易的增加接觸面積,這樣就可以在保持一樣的接觸面積下讓 Source-Drain 端變得更小,對縮小尺寸有相當大的幫助。 最後,則是為什麼會有人説各大廠進入 10 奈米制程將面臨相當嚴峻的挑戰,主因是 1 顆原子的大小大約為 0.1 奈米,在 10 奈米的情況下,一條線只有不到 100 顆原子,在製作上相當困難,而且只要有一個原子的缺陷,像是在製作過程中有原子掉出或是有雜質,就會產生不知名的現象,影響產品的良率。 如果無法想象這個難度,可以做個小實驗。在桌上用 100 個小珠子排成一個 10×10 的正方形,並且剪裁一張紙蓋在珠子上,接着用小刷子把旁邊的的珠子刷掉,最後使他形成一個 10×5 的長方形。這樣就可以知道各大廠所面臨到的困境,以及達成這個目標究竟是多麼艱鉅。 隨着三星以及台積電在近期將完成 14 奈米、16 奈米 FinFET 的量產,兩者都想爭奪 Apple 下一代的 iPhone 芯片代工,我們將看到相當精彩的商業競爭,同時也將獲得更加省電、輕薄的手機,要感謝摩爾定律所帶來的好處呢。 在前面已經介紹過芯片製造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上迭的芯片製造流程後,就可產出必要的 IC 芯片。然而,沒有設計圖,擁有再強制造能力都沒有用,因此,建築師的角色相當重要。但是 IC 設計中的建築師究竟是誰呢?接下來要針對 IC 設計做介紹。 在 IC 生產流程中,IC 多由專業 IC 設計公司進行規劃、設計,像是聯發科、高通、Intel 等知名大廠,都自行設計各自的 IC 芯片,提供不同規格、效能的芯片給下游全民集運選擇。因為 IC 是由各廠自行設計,所以 IC 設計十分仰賴工程師的技術,工程師的素質影響着一間企業的價值。然而,工程師們在設計一顆 IC 芯片時,究竟有那些步驟?設計流程可以簡單分成如下。 設計第一步,訂定目標 在 IC 設計中,最重要的步驟就是規格制定。這個步驟就像是在設計建築前,先決定要幾間房間、浴室,有什麼建築法規需要遵守,在確定好所有的功能之後在進行設計,這樣才不用再花額外的時間進行後續修改。IC 設計也需要經過類似的步驟,才能確保設計出來的芯片不會有任何差錯。 規格制定的第一步便是確定 IC 的目的、效能為何,對大方向做設定。接着是察看有哪些協議要符合,像無線網卡的芯片就需要符合 IEEE 802.11 等規範,不然,這芯片將無法和市面上的產品兼容,使它無法和其他設備聯機。最後則是確立這顆 IC 的實作方法,將不同功能分配成不同的單元,並確立不同單元間鏈接的方法,如此便完成規格的制定。 設計完規格後,接着就是設計芯片的細節了。這個步驟就像初步記下建築的規畫,將整體輪廓描繪出來,方便後續製圖。在 IC 芯片中,便是使用硬件描述語言(HDL)將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等,藉由程序代碼便可輕易地將一顆 IC 地菜單達出來。接着就是檢查程序功能的正確性並持續修改,直到它滿足期望的功能為止。 ▲ 32 bits 加法器的 Verilog 範例。 有了計算機,事情都變得容易 有了完整規畫後,接下來便是畫出平面的設計藍圖。在 IC 設計中,邏輯合成這個步驟便是將確定無誤的 HDL code,放入電子設計自動化工具(EDA tool),讓計算機將 HDL code 轉換成邏輯電路,產生如下的電路圖。之後,反覆的確定此邏輯閘設計圖是否符合規格並修改,直到功能正確為止。 ▲ 控制單元合成後的結果。 最後,將合成完的程序代碼再放入另一套 EDA tool,進行電路佈局與繞線(Place And Route)。在經過不斷的檢測後,便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色,每種不同的顏色就代表着一張光罩。至於光罩究竟要如何運用呢? ▲ 常用的演算芯片- FFT 芯片,完成電路佈局與繞線的結果。 層層光罩,迭起一顆芯片 首先,目前已經知道一顆 IC 會產生多張的光罩,這些光罩有上下層的分別,每層有各自的任務。下圖為簡單的光罩例子,以集成電路中最基本的組件 CMOS 為範例,CMOS 全名為互補式金屬氧化物半導體(Complementary metal–oxide–semiconductor),也就是將 NMOS 和 PMOS 兩者做結合,形成 CMOS。至於什麼是金屬氧化物半導體(MOS)?這種在芯片中廣泛使用的組件比較難説明,一般讀者也較難弄清,在這裏就不多加細究。 下圖中,左邊就是經過電路佈局與繞線後形成的電路圖,在前面已經知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。製作是,便由底層開始,依循上一篇 IC 芯片的製造中所提的方法,逐層製作,最後便會產生期望的芯片了。 至此,對於 IC 設計應該有初步的瞭解,整體看來就很清楚 IC 設計是一門非常複雜的專業,也多虧了計算機輔助軟件的成熟,讓 IC 設計得以加速。IC 設計廠十分依賴工程師的智能,這裏所述的每個步驟都有其專門的知識,皆可獨立成多門專業的課程,像是撰寫硬件描述語言就不單純的只需要熟悉程序語言,還需要了解邏輯電路是如何運作、如何將所需的算法轉換成程序、合成軟件是如何將程序轉換成邏輯閘等問題。 然而,使用以上這些封裝法,會耗費掉相當大的體積。像現在的行動裝置、穿戴裝置等,需要相當多種組件,如果各個組件都獨立封裝,組合起來將耗費非常大的空間,因此目前有兩種方法,可滿足縮小體積的要求,分別為 SoC(System On Chip)以及 SiP(System In Packet)。 在智能型手機剛興起時,在各大財經雜誌上皆可發現 SoC 這個名詞,然而 SoC 究竟是什麼東西?簡單來説,就是將原本不同功能的 IC,整合在一顆芯片中。藉由這個方法,不單可以縮小體積,還可以縮小不同 IC 間的距離,提升芯片的計算速度。至於製作方法,便是在 IC 設計時間時,將各個不同的 IC 放在一起,再透過先前介紹的設計流程,製作成一張光罩。 然而,SoC 並非只有優點,要設計一顆 SoC 需要相當多的技術配合。IC 芯片各自封裝時,各有封裝外部保護,且 IC 與 IC 間的距離較遠,比較不會發生交互干擾的情形。但是,當將所有 IC 都包裝在一起時,就是噩夢的開始。IC 設計廠要從原先的單純設計 IC,變成了解並整合各個功能的 IC,增加工程師的工作量。此外,也會遇到很多的狀況,像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。 此外,SoC 還需要獲得其他全民集運的 IP(intellectual property)授權,才能將別人設計好的組件放到 SoC 中。因為製作 SoC 需要獲得整顆 IC 的設計細節,才能做成完整的光罩,這同時也增加了 SoC 的設計成本。或許會有人質疑何不自己設計一顆就好了呢?因為設計各種 IC 需要大量和該 IC 相關的知識,只有像 Apple 這樣多金的企業,才有預算能從各知名企業挖角頂尖工程師,以設計一顆全新的 IC,透過合作授權還是比自行研發划算多了。 折衷方案,SiP 現身 作為替代方案,SiP 躍上整合芯片的舞台。和 SoC 不同,它是購買各家的 IC,在最後一次封裝這些 IC,如此便少了 IP 授權這一步,大幅減少設計成本。此外,因為它們是各自獨立的 IC,彼此的干擾程度大幅下降。 ▲ Apple Watch 採用 SiP 技術將整個計算機架構封裝成一顆芯片,不單滿足期望的效能還縮小體積,讓手錶有更多的空間放電池。(Source:Apple 官網) 採用 SiP 技術的產品,最著名的非 Apple Watch 莫屬。因為 Watch 的內部空間太小,它無法採用傳統的技術,SoC 的設計成本又太高,SiP 成了首要之選。藉由 SiP 技術,不單可縮小體積,還可拉近各個 IC 間的距離,成為可行的折衷方案。下圖便是 Apple Watch 芯片的結構圖,可以看到相當多的 IC 包含在其中。 ▲ Apple Watch 中採用 SiP 封裝的 S1 芯片內部配置圖。(Source:chipworks) 完成封裝後,便要進入測試的階段,在這個階段便要確認封裝完的 IC 是否有正常的運作,正確無誤之後便可出貨給組裝廠,做成我們所見的電子產品。至此,半導體產業便完成了整個生產的任務。

    時間:2018-05-28 關鍵詞: 半導體 芯片

  • 低通濾波器、高通濾波器,積分電路、微分電路

     輸出信號與輸入信號的積分成正比的電路:積分電路 輸出信號與輸入信號的微分成正比的電路:微分電路 1)一階RC低通濾波器 RC低通濾波器的電路及其幅頻、相頻特性如下圖所示。 設濾波器的輸入電壓為ex輸出電壓為ey,電路的微分方程為: 這是一個典型的一階系統。令=RC,稱為時間常數,對上式取拉氏變換,有: 或 其幅頻、相頻特性公式為: 分析可知,當f很小時,A(f)=1,信號不受衰減的通過;當f很大時,A(f)=0,信號完全被阻擋,不能通過。 2)一階RC高通濾波器 RC高通濾波器的電路及其幅頻、相頻特性如下圖所示。 設濾波器的輸入電壓為ex輸出電壓為ey,電路的微分方程為: 同理,令=RC,對上式取拉氏變換,有: 或 其幅頻、相頻特性公式為: 分析可知,當f很小時,A(f)=0,信號完全被阻擋,不能通過;當f很大時,A(f)=1信號不受衰減的通過. 3)RC帶通濾波器 帶通濾波器可以看作為低通濾波器和高通濾波器的串聯,其電路及其幅頻、相頻特性如下圖所示。 其幅頻、相頻特性公式為: H(s) = H1(s) * H2(s) 式中H1(s)為高通濾波器的傳遞函數,H2(s)為低通濾波器的傳遞函數。有: 這時極低和極高的頻率成分都完全被阻擋,不能通過;只有位於頻率通帶內的信號頻率成分能通過。 須要注意,當高、低通兩級串聯時,應消除兩級耦合時的相互影響,因為後一級成為前一級的“負載”,而前一級又是後一級的信號源內阻.實際上兩級間常用射極輸出器或者用運算放大器進行隔離.所以實際的帶通濾波器常常是有源的.有源濾波器由RC調諧網絡和運算放大器組成.運算放大器既可作為級間隔離作用,又可起信號幅值的放大作用.

    時間:2018-05-28 關鍵詞: 低通濾波器 高通濾波器

  • 淺析DC/DC的工作原理

     根據調整管的工作狀態,我們常把穩壓電源分成兩類:線性穩壓電源和開關穩壓電源。 線性穩壓電源,是指調整管工作在線性狀態下的穩壓電源。而在開關電源中則不一樣,開關管(在開關電源中,我們一般把調整管叫做開關管)是工作在開、關兩種狀態下的:開——電阻很小;關——電阻很大。 開關電源是一種比較新型的電源。它具有效率高,重量輕,可升、降壓,輸出功率大等優點。但是由於電路工作在開關狀態,所以噪聲比較大。 通過下圖,我們來簡單的説説降壓型開關電源的工作原理。如圖所示,電路由開關K(實際電路中為三極管或者場效應管),續流二極管D,儲能電感L,濾波電容C等構成。當開關閉合時,電源通過開關K、電感L給負載供電,並將部分電能儲存在電感L以及電容C中。由於電感L的自感,在開關接通後,電流增大得比較緩慢,即輸出不能立刻達到電源電壓值。一定時間後,開關斷開,由於電感L的自感作用(可以比較形象的認為電感中的電流有慣性作用),將保持電路中的電流不變,即從左往右繼續流。這電流流過負載,從地線返回,流到續流二極管D的正極,經過二極管D,返回電感L的左端,從而形成了一個迴路。通過控制開關閉合跟斷開的時間(即PWM——脈衝寬度調製),就可以控制輸出電壓。如果通過檢測輸出電壓來控制開、關的時間,以保持輸出電壓不變,這就實現了穩壓的目的。 在開關閉合期間,電感存儲能量;在開關斷開期間,電感釋放能量,所以電感L叫做儲能電感。二極管D在開關斷開期間,負責給電感L提供電流通路,所以二極管D叫做續流二極管。 在實際的開關電源中,開關K由三極管或場效應管代替。當開關斷開時,電流很小;當開關閉合時,電壓很小,所以發熱功率U×I就會很小。這就是開關電源效率高的原因。

    時間:2018-05-28 關鍵詞: 電源 DC/DC

  • 直流電機並聯瓷片電容有什麼用?

     直流電機電氣噪音的典型頻譜是一頻帶很寬且雜亂的脈衝信號,如未採取必要抑制措施,很多情況其電氣干擾電平會超過限值(EMC)。 直流電機的電氣噪音是尖峯電壓,主要是由馬達電刷產生的。是由電刷與換向片觸點的斷開產生的。 電容的作用是通過向噪聲源的公共端提供一條阻抗很低的通路來將電壓尖峯旁路掉。 電容可以接在馬達的每根引線與地之間,也可以接在兩根引線之間。 在電刷與地之間接入電容會有很大效果。 減小噪聲的另一個方法是在電刷上直接放置一個電感器件。電感的作用是防止當電刷通過換向片間隙時流進電刷電流的突然變化。電感的電感量大約為10~25μH。串聯在電路中的扼流圈可以和到地的旁路電容組合起來構成一個低通濾波器,這可以增強單個電感或電容的濾波效果。 常規的作法是直接在電機制造過程加入環形壓敏電阻。

    時間:2018-05-28 關鍵詞: 電容 直流電機

  • RC消火花電路學習筆記

     RC電路一大應用時消火花電路。產生火花電路大都是應用於感性負載,如電機、繼電器線圈等 當開關k斷開時候,根據楞次定律線圈兩端產生感應電動勢。他將和Vi疊加,其和加在開關兩端,如果開關兩端距離及其兩端的電壓達到一定的值,空氣將被擊穿放電,同時會伴有火花現象。這個時候,如果在下線圈兩端加上rc電路以後,將減小甚至消滅火花現象的出現,也是我們希望得到的結果。原理是感應電動勢形成原因是迴路電流的突變。

    時間:2018-05-28 關鍵詞: rc消火花電路

  • P型半導體帶電嗎?

     "P型半導體即空穴濃度遠大於自由電子濃度的雜質半導體",空穴不是相當於帶正電嗎,既然空穴濃度大於自由電子濃度,那麼和電子中和以後,剩餘的空穴不還是帶正電嗎? 回答: P型半導體一般由硅元素摻入硼元素形成,而硅原子、硼原子都是中性的(原子核內的質子帶的電荷<也稱核電荷>與核外電子數是一樣的,所以保持中性。)。雖然硼元素的3個核外電子未填滿僅填滿了本由硅元素佔據的晶格周圍的4個空穴中的3個,導致多了一個空穴,但是要知道,空穴是不帶電的。空穴只是為了解釋半導體理論引入的一個物理概念。 不帶電,半導體是受一定條件影響才有電流的,其具體原理如下: P型半導體也稱為空穴型半導體。P型半導體即空穴濃度遠大於自由電子濃度的雜質半導體。 在純淨的硅晶體中摻入三價元素(如硼),使之取代晶格中硅原子的位子,就形成P型半導體。在P型半導體中,空穴為多子,自由電子為少子,主要靠空穴導電。空穴主要由雜質原子提供,自由電子由熱激發形成。摻入的雜質越多,多子(空穴)的濃度就越高,導電性能就越強。 本身不帶電啦,只不過因為摻雜而導致內部有不同極性的載流子(即空穴或者自由電子,一般指多子),這些空穴或者自由電子電子的電性與受主原子或者施主原子的電性中和,在外部呈現電中性。 但是,如果加入外電場,內部的載流子就會在電場作用下開始移動,而受(施)主原子固定不動,所以可以利用這個特性來製作電子器件的最基礎單元----PN結。

    時間:2018-05-28 關鍵詞: 半導體

  • 從能級的角度來看半導體的摻雜

    半導體一般由鍺和硅兩種材料構成,而由於我們生活的環境的温度不是絕對零度,所有會有本徵激發(電子脱離質子的吸引力而轉變成為自由電子 如下圖),這就是温度可以改變半導體的特性。那麼我就要引入能級了。本徵激發就是將電子從價帶激發到導帶去,而禁帶就是最外層軌道雜化使得本來處於同一軌道的電子分開成兩個軌道,軌道之間就是禁帶。而內層軌道形成價帶,無能量進入時充滿電子,外層軌道形成導帶,無能量進入時無電子。我以前不能理解能級,但是現在懂了,希望可以幫到你。 而我要講的重點來了,就是為什麼摻雜可以幫助半導體提高他的導電性。 我先拿N型半導體來舉例子。 半導體摻雜了五價的元素,比如磷形成N型半導體,那麼便會多出一個電子,多出來的電子就成為了施主能級,他們極易成為自由電子,上面説了自由電子形成導帶,所以施主能級中的電子極易轉移到導帶中。由於導帶中自由電子增多,所以導電性增加了。 然後就是P型半導體 半導體摻雜了三價元素,比如硼就會形成P型半導體,那麼由於硼的電子只有三個,便會多出一個空位,這些空位(空穴)形成了受主能級,上面由本徵激發的電子也就是價帶中的電子不會那麼容易成為自由電子,而是被這些空位所吸附,也就是價帶中的電子轉移到了受主能級,電子從受主能級中也能激發到導帶,形成自由電子。由於空穴的數量增多導致自由電子的轉移變得“通暢”(也可以理解為停車,車位更多的地方,來往的車輛也就越多),這就導致 了摻雜後的半導體導電性增加; 總結: 自由電子形成導帶; 未激發或者在電子對中的電子和空穴形成價帶; 摻入五價元素而形成的多餘但是沒有激發的電子形成施主能級; 摻入三價元素而形成的多餘的空穴形成受主能級; 好了,這些就是我的學習心得,有什麼問題可以在評論區盡情討論,有什麼錯誤還請指出。

    時間:2018-05-28 關鍵詞: 半導體

  • Nordic藍牙芯片nrf52832的架構和開發

     相比TI的CC254X、DIALOG的DA1458X,nordic推出的nrf51822和nrf52832在架構和開發商都有自己獨特的地方。這幾顆產品都是藍牙低功耗芯片。DA1458X使用OTP硬件架構,功耗低,成本也低,但軟件開發難度是個門檻,大團隊才能做到量產,當然掌握了也是競爭力(想學習開發就參考博主之前的分享吧)。如果對三種架構都很熟悉,然後從開發的角度做個比較,相信對nrf52832的架構和開發會更新青睞。 1. nrf52832有64K的ram和512K的flash,開發人員應該很喜歡吧。 2. nrf52832是cortex M4,官方SDK使用KEIL 5 on ARM,也很熟悉。當然功耗也低,SDK也有低功耗的軟件架構,容易掌握。 3. nordic SDK分成softdevice、bootloader和application三個部分。Softdevice以bin提供,主要是操作系統和BLE協議和RF操作相關的程序,這部分不對外公開,熟悉接口即可。TI的SDK對外公開操作系統OSAL,開發人員更能全局掌控,DA1458X隱藏固化了操作系統和BLE協議,但是卻公開了一些RF硬件寄存器的操作細節,而這個寄存器的SPEC都找不到,對於開發人員來説,看到自己搞不透也不需要關心的細節並不好。 不過nordic 的softdevice有幾個版本,目前最新3.0,每個版本支持不同的SDK,目前最新13.0。版本多了,然後分別發佈會讓新手迷惑。 4. 由於memory足夠大,所以nordicSDK在DATA RAM和CODE上對softdevice、bootloader和application三者的memory layout安排也很清晰。 5. DFU設備固件升級、OTA固件空中升級是BLE架構必備的模塊。TI和DIALOG都是在應用層集成DFU進行固件空中升級,在bootloader負責版本校驗和加載,因此應用和bootloader是共同負責DFU,需要協調配合。但nordic只讓bootloader負責DFU空中升級,並做好校驗和加載,工具鏈也簡單。應用只需要負責一件事,就是接收到DFU命令就reset到bootloader即可,其不需要關心DFU的過程。這也是本人喜歡nordic架構的原因,當然,這是要損失一部分代碼空間的,從成本角度不划算,但是nordic提供的flash也足夠大了。 6. 增加一個應用和profile的架構比較簡單,跟ti CC254X差不多,dialog要難一些。 7. 友好支持集成模塊,如GPIO、I2C,uart,flash等,接口容易掌握,但是實現細節要弄懂也沒那麼容易,哈哈。 8. SDK的應用分層做得比較好,硬件模塊有對應的硬件驅動driver,SDK還會進行在驅動基礎上進行再次封裝,以庫library的形式供應用使用,降低開發難度。如nrf_drv_gpiote是驅動,上層還會分別封裝提供app_button按鍵接口、電平中斷接口app_gpiote等。 9. SDK提供的GPIOTE模塊是一個按鍵消息接口,比較有特色。其利用button集成消息模塊,支持將消息安裝到對應的某個按鍵上,也就是在廣播狀態時按這個鍵發出的消息和連接時發出的消息是不一樣的,這樣易於應用處理,架構也比較清晰。但是要花時間才能理解這個模塊。 10. SDK的例程非常豐富。 11.SDK的開發文檔支持也非常詳盡,入門到深入都相對容易。//infocenter.nordicsemi.com/。入門可以去看中文開發文檔,深入就要多看看英文説明。

    時間:2018-05-21 關鍵詞: 藍牙芯片 nordic

  • 什麼是JTAG及其使用方法?

     JTAG不僅僅用於調試和下載程序 你可能熟悉JTAG是因為你使用過帶有JTAG接口的工具。 處理器經常使用JTAG來實現調試/仿真功能,而且所有的FPGA和CPLD都利用JTAG來實現下載程序功能。 JTAG不僅僅是一種用於處理器調試/仿真的技術 JTAG不僅僅是一種為FPGA/CPLD下載程序的技術 通常與JTAG有關的調試和編程工具僅僅利用了潛在技術的一個方面即四線JTAG通訊協議。這四種信號,作為測試訪問端口(TAP)而廣為人知。它是IEEE 1149.1. 標準的一部分。開發該標準的目的在於提供一種印刷電路板組件(PCBA)測試的技術。這種技術不需要針牀測試的物理訪問,也不像功能測試那樣需要定製開發量。設計TAP來與新的寄存器進行交互,這些新的寄存器被添加到器件中,以便實現這種測試方法。但是很快半導體制造商就意識到了使用TAP來訪問寄存器,可以提供其它功能如調試和編程。專門用於JTAG測試而加入到器件中的寄存器主要是邊界掃描寄存器(BSR)。正如它的名字所示,這個寄存器的單獨的位或單元位於器件的邊界,處於功能核心與引腳或焊球之間,通過引腳連接到板上——JTAG測試經常被稱作邊界掃描。 JTAG / 邊界掃描是如何用於測試一個板的 邊界掃描單元 (如上所示)可以運行在兩種模式下。在功能模式下它們對器件的運行沒有影響,進行測試時板子可以正常運行。在測試模式下,它們將器件的功能核心與引腳斷開。通過把邊界掃描單元加入到測試模式中,就可以控制從一個使能器件傳入到網絡的值,同時也可以監視網絡的值。將使能器件的功能與引腳控制斷開,使得邊界掃描測試開發比傳統功能測試更加容易,因為使用引腳時不需要器件配置或者引導。通過四引腳TAP,可以提供一種機制來控制和監視器件中的所有使能信號,JTAG可以顯著減少測試電路板需要的物理訪問。我們主要以兩種方式來使用邊界掃描功能測試電路板。第一種方式是連接測試(如下所述) 。它提供了很好的測試覆蓋範圍, 特別是對於短路故障。連接測試完全基於電路板上的JTAG器件能力,連接,網絡,以及(在XJTAG情況下)電路板上的邏輯功能。第二種方式擴展了使用範圍,因為它可以令電路板上的JTAG使能器件與非JTAG外設如DDR RAM 和 flash進行通訊。 什麼是JTAG連接測試? 正如設計中所描述的那樣,JTAG連接測試會檢查電路板上JTAG使能器件周圍的連通性。連接到測試中的兩個JTAG使能引腳所在區域將會確保一個引腳可以被另一個控制。如果使能引腳沒有被連接,則可以通過驅動一個引腳並檢查到那些值不能被其它引腳讀取,從而測出短路故障。缺少拉電阻以及固定型故障也可以通過連接測試來發現,而前提是 故障涉及到的邏輯器件的行為可以用真值表來描述。XJTAG會根據電路板上網表以及使能器件的JTAG信息自動生成向量,這些向量可以運行一次連接測試。 沒有JTAG使能的器件該怎麼辦? 雖然主要的器件如處理器,FPGA通常具有JTAG能力,但是在每一個設計中仍有許多器件沒有JTAG能力。 DDR, SDRAM, SRAM, flash, MDIO 控制以太網物理層, SPI 和 I2C 温度傳感器, 實時RTC, ADC和 DAC就是這些器件中的一些例子。連接測試可以很好地對非JTAG器件與JTAG使能器件的網絡連接進行短路故障檢測,但是他不能檢查JTAG器件或者非JTAG器件的開路故障。為了添加開路故障檢測的功能,在使能器件上,邊界掃描必須要能夠與外設進行通訊。如果通訊能被證實,就不會出現開路故障。這種類型的測試是非常簡單的,例如點亮一個LED並請求一個操作符來確認它被激活,或者更復雜一點如寫數據到RAM存儲器陣列並讀取回來。 創建一個JTAG測試系統需要耗費很多工作嗎? 使用XJTAG公司提供的標準非JTAG器件庫,你可以進行一系列的測試,不需要開發代碼來運行你的電路板。庫文件包含所有類型的非JTAG器件模型,從簡單的電阻和緩衝器到複雜的存儲器如DDR3。因為邊界掃描斷開了JTAG器件上的引腳控制與功能,所以可以使用相同的模型來控制一個外設而不用考慮JTAG器件。大多數板子都包含了JTAG接口來用於編程或調試,所以不需要額外設計。 從哪裏可以得到我的器件的JTAG信息? 為了運行任何基於測試的邊界掃描,必須要瞭解一些關於電路板上使能器件的JTAG應用信息。這些信息來自於那些器件的BSDL(邊界掃描描述語言)文件。為了與IEEE1149.1標準兼容,半導體全民集運必須為其器件提供BADL文件。 JTAG測試僅僅用於產品嗎? 完全不是。邊界掃描測試的一個重要優點是隻需要一個JTAG控制器。其它的產品測試技術如飛針測試,自動光學/ X射線檢查或者針牀測試都需要專業的測試設備,這些設備在工程師的工作台上無法獲得。在電路板開發中使用邊界掃描可以去除不確定性–硬件工程師可以在系統測試前甚至在固件完成之前就可以測試樣機板的製作缺陷。在產品生命週期的早期階段開發的測試系統很容易重複使用,也可以延伸到產品中。 為什麼我應該使用JTAG/邊界掃描來測試我的電路板? 3個簡單的字母–BGA 越來越多的器件以BGA(球柵陣列)封裝的形式供應。電路板上的每一個BGA器件在測試上都有嚴格的限制,我們可以使用傳統的針牀或飛針機來完成。 JTAG/邊界掃描使用了簡單的四引腳接口,允許使能器件上的信號被控制和監視而不需要任何直接的物理訪問 另外3個字母–NRE 製作測試裝置的一次性工程費用(NRE)可能會非常高。在許多情況下使用JTAG/邊界掃描後就不會再需要這種裝置。在其它情況下,這種裝置可以被極大地簡化,從而顯著減少費用。 更短的測試時間 對於小批量生產的電路板,很難評估測試裝置開發的費用是否合適。在這種情況下,可以選擇飛針測試。但是這種技術的測試周期比較長,而JTAG/邊界掃描測試的測試時間很短,並且不需要測試裝置。 更低的測試開發費用 因為不同的處理器/FPGA與外設的交互方式不同,傳統的功能測試需要為每一個電路板定製開發。JTAG/邊界掃描可以顯著減少這種開發費用,因為它提供了一個簡化的接口來控制這些與外設進行交互的IO引腳。這種標準接口在所有JTAG使能器件中都是相同的。這也意味着當構建測試系統時,可以使用及重複使用一系列通用的模型。 測試和編程僅需一個工具 在產品生產研發中我們經常使用JTAG來進行下載程序這一步驟。同時我們也可以使用JTAG來進行邊界掃描測試,它可以減少生產過程中的步驟和操作數量。 在工程師的工作台上為原型機提供產品級測試 傳統的測試技術需要體積大且價格昂貴的設備。JTAG/邊界掃描測試只需要一個JTAG控制器,例如XJTAG公司的XJLink2控制器,其大小與電腦鼠標相似。 卓越的故障診斷 JTAG/邊界掃描與功能測試不同,它可以提供高精度的故障信息以幫助工程師進行快速修復。XJTAG不僅可以觀測到電路板佈局上的實際物理方位上的故障,也可以觀測到電路區域的邏輯設計錯誤,這種錯誤存在於原理圖中。 功能測試不起作用時能使‘死’板重獲新生 JTAG/邊界掃描測試可以運行在任何帶有JTAG接口的電路板上。如果電路板不引導的話,傳統的功能測試就不能正常運行。重要的外設如RAM或者時鐘上的簡單故障可以使用JTAG發現,但是功能測試卻不能提供任何診斷信息。 關於XJTAG XJTAG公司是一個全球領先的IEEE 1149.x 標準兼容的邊界掃描軟件和硬件系統供應商。XJTAG致力於創新產品的開發與高質量的技術支持。公司總部位於英國劍橋,在全球與超過50家專業供應商及技術夥伴合作緊密。XJTAG為客户提供多種多樣的邊界掃描測試解決方案。方案覆蓋多種產業,包括航空航天,汽車業,安防,醫療,製造業,網絡通訊等。

    時間:2018-05-21 關鍵詞: jtag

  • JTAG的作用和原理

     JTAG是最基本的通訊協議之一,大家可以理解為與RX TX或者USB的道理是一樣的,只是一種通訊手段,但與RX TX以及USB有很重大的不同,那就是這個JTAG協議是最底層的,説的通俗一點,一般來説,手機裏邊,CPU是老大,對吧?但在JTAG面前,他就不是老大了,JTAG協議就是用來控制CPU的,在JTAG面前CPU變成嘍囉了。一般的協議是求着CPU讀寫字庫的程序,但JTAG可以讀寫CPU的程序,命令讓CPU啥活都幹,擒賊先擒王,JTAG就是屠龍刀。 所有的手機CPU都支持JTAG協議,也必須支持JTAG協議,因為CPU裏邊的數據只有通過JTAG功能才能寫入,在內部數據錯亂的時候或者其他部分重要數據錯亂的時候,CPU可能就不理會RX TX或者USB了,在這個時候,用JTAG協議功能,強制手機的CPU乖乖的幹活。因此,所有的手機,所説的變成磚頭了,真實的技術原因是,讓手機響應RX TX或者USB進行操作,所必須需要的基礎數據丟失了,手機CPU就不搭理RX TX或者USB了,因為這時候CPU是老大,他説不幹一般人就沒辦法了;唯一的解決之道,就是用JTAG功能,讓CPU變成馬仔,強制他把這些基礎數據恢復,磚頭就又變成手機了。 JTAG信號,最基本的要有5條線,TCK TMS,TDI,TDO,復位信號。 復位信號,有的一條,有的多條,他的作用是鎮壓CPU,讓他停下所有工作,等着JTAG信號對它進行控制,或者讓其某部分工作某部分暫停工作。 TCK信號,上位機的時鐘信號,上升沿送入給手機CPU的數據,下降沿手機CPU回來數據。 TDI信號,上位機的數據信號。 TMS信號,上位機的另外一個數據信號,實際是命令指示以及區分的信號。 TDO信號,手機CPU回來給上位機的數據信號,讓上位機知道手機CPU現在的狀態是很乖還是不乖,進而根據CPU的狀態進行控制。 説的更簡單一點,讓大家理解,就是在CPU由於軟件原因不聯機的時候,JTAG是唯一能夠恢復這部分軟件的工具。JTAG能夠指揮CPU幹任何事,在JTAG面前CPU只是一個馬仔。

    時間:2018-05-21 關鍵詞: jtag

  • ARM處理器工作模式及寄存器結構

     一、ARM的指令結構 1、ARM彙編程序組成: 彙編指令+偽操作+宏指令(instruction directive pseudo-instruction); 偽操作:定義符號、數據等使用 宏指令:使用宏定義指令方式 2、彙編指令的組成: 操作碼、操作條件(根據CPSR中的N、Z、C、V等標誌)、操作數(源、目的/地址或寄存器)、條件、地址變化等等; 3、ARM指令和簡化的Thumb指令可以相互跳轉 B、BL、BLX、BX帶L表示考慮LR寄存器,而X實現不同指令模式的切換; 4、批量操作地址的方式分類 IA、IB、DA、DB A:after B:before I:increment D:decrement 亦即:事後遞增 事先遞增 事後遞減 事先遞減 四種方式; 5、棧類型及尋址 FD ED FA EA F:full E:empty D:descending A:Ascending FULL/EMPTY棧:區別在於指向棧定的指針是否指向有效數據,是則為FULL棧,否則為EMPTY棧; DESCENDING/ASCENDING: 數據棧按內存地址減小方式增長為DESCENDING棧,相反為ASCENDING棧; 二、ARM的存儲系統及MMU和MPU的差別與聯繫 1、ARM的存儲系統 CASHE及WRITE BUFFER技術用於縮小內存和處理器之間差距; 存儲類型:ROM(FLASH/ROM)+RAM(SRAM、DRAM、SDRAM[ sychronization DRAM]) ARM採用協處理器CP15來進行存儲器的管理; 2、存儲器管理單元MMU MMU可以實現對內存的精細控制:16域\段:1M\大頁 64KB\小頁 4KB\小頁1KB MMU主要實現的功能: 1、物理地址和虛擬地址的映射; 2、memory讀寫權限AP的設置; 3、B、C(buffer-ability 和 cachability)是否可以使用cache和寫緩衝; 是否使用MMU功能:可以通過CP15的寄存器進行使能設置; 對於MMU實現需要引入頁表(translate table)機制,頁表存儲在內存,系統通常提供一個寄存器來存儲頁表的基地址,為了解決內存訪問速度問題,採用類似cache方式,引入快表TLB(translation lookaside buffer)機制,小的快速的存儲期間來存儲當前需要訪問的地址變換頁表。(相應塊表可以存在無效、鎖定等操作。) 頁表中存儲着虛擬地址對應的物理地址、訪問權限、緩衝特性等。 頁表根據設置空間使用情況分為:分為一、二級頁表;粗粒度二級表和細粒度二級表;一級頁表包含以段為單位的地址變換條目以及指向二級頁表的指針。二級頁表包含以大小頁為單位的地址變換條目。 關於訪問控制權限:需要C1寄存器的R、S控制位和頁表中AP來共同控制; 關於域:最多支持16個域,設置每個域的訪問控制特性,可以控制是否從頁表得到訪問權限... 3、MPU與MMU差別 MPU只是簡單支持MMU一小部分功能:不支持虛擬地址和實地址的映射;不支持頁表;(MMU需要更多硬件來支持相應的功能); MPU最多可以分為8個域,對相應的域進行B、C、AP的設置; 同樣CP15可以控制MPU的功能開關,對於域的設置可以存在地址的重疊,一般如果地址重疊,後面的域設置具有更高的優先級; 4、CACHE及WRITE BUFFER技術 cache和寫緩衝用來解決CPU速度大於內存的問題,而cache得成本比內存高; cache高速緩衝存儲器,可以數據指令分開,也可以使用同一cache; cache有寫回法和寫通法:寫回法指CPU寫數據寫入cache,而寫通法是指數據修改cache的同時,也寫入內存。 cache內容和內存地址的映射:有全相聯映射方式、直接映像方式、組組相聯映像方式。 cache的存儲空間小於內存,所以存在cache內容的替換問題,ARM中cache的替換算法:隨機替換和輪轉法 5、快速進程上下文切換(fast context switch extension,FCSE) 主要解決多個進程映射虛擬地址映射重疊問題,簡單理解增加了進程ID PID來區分,解決這個引起的開銷問題。 小貼士: 1、關於ASR LSR ROR RRX的差別: --ASR 算數右移; --LSR 邏輯右移 和ASR差別在符號位; --ROR 循環右移; --RRX 帶擴展的循環右移 主要是用CPSR中的C填充移入,並且移出的位改寫C(carry out)位; 2、使用cache應注意的問題 寫入數據只寫入cache的情況下,如果硬件如DMA資源直接從物理地址取數據,需要注意同步問題。可以在觸發硬件資源之前操作cache內容同步到內存中。 3、子程序參數的傳遞規則 可變參數:R0~R3,多與4個參數,則用棧來進行傳送;返回一個32整數用R0,64位R0-R1,浮點通過f0、D0、s0傳送? 4、MMU和MPU差別參考: ARM Architecture Reference Manual

    時間:2018-05-21 關鍵詞: 寄存器 arm處理器

發佈文章